ChipGlobe - Know How Übersicht

Funktionale und mixed-signal Verifikation

• Constrained random coverage driven verification
• Mixed signal metric driven verification
• UPF/CPF power aware verification
• Verifikations Planung und Verifikations Management
• Unterstützung von SystemVerilog, UVM, Verilog, VHDL, SystemC, e Umgebungen
• Aufbau der Testbench Architektur

+ langjährige Erfahrungen mit Projekten bei großen, globalen Halbleiterherstellern.
+ First Time Right Methodik