ChipGlobe - Know How Übersicht

RTL 2 GDS (FrontEnd & BackEnd)

• Synthese
• Layout
• (Mixed Signal) STA
• DFT
• Layout Verifikation

Umfassendes Chip Design Management

• Projekt Management
• Kommunikations Fluß
• Teamaufbau / Experten Einstellungen
• Zulieferer Betreuung und Unterstützung
• IP-Handling (Integration, Implementation, Royalties)
• Design Lead
   

Verwendung von "Leading Edge Technology" im Design Flow

• Constraining (upf/cpf)
• Power Analyse
• Prototypen Erstellung
• Layout Verifikation (DRC/LVS)
• Extraktion
• CTS
• Test Simulation
• ATPG Muster
• Formale Verifikation

+ langjährige Erfahrungen mit Projekten bei großen, globalen Halbleiterherstellern.
+ First Time Right Methodik